前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇硬件設(shè)計(jì)范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

硬件設(shè)計(jì)范文第1篇

產(chǎn)品研制、生產(chǎn)、使用過程中，先進(jìn)的檢測技術(shù)和檢驗(yàn)設(shè)備是檢測產(chǎn)品性能參數(shù)及縮短研制時(shí)間的有利保障。因此測試設(shè)備是整個(gè)產(chǎn)品生命周期內(nèi)不可或缺的關(guān)鍵部分。根據(jù)被測對象需要測量的參數(shù)和功能，測試設(shè)備在主控制器的控制下完成對產(chǎn)品的測試，可以提高產(chǎn)品的測試效率和測試結(jié)果的準(zhǔn)確性?？v觀測試設(shè)備的發(fā)展歷程可以發(fā)現(xiàn)，測試設(shè)備均由一個(gè)控制器加上外圍電路并輔以一定的通訊方式組成，控制器是整個(gè)測試設(shè)備“神經(jīng)中樞”，控制外圍模塊的運(yùn)行。目前能作為主控制器使用的有單片機(jī)、嵌入式微處理器以及DSP（Digital Signal Processor，數(shù)字信號處理器）等。前兩者雖然在某些領(lǐng)域也得到很大的發(fā)展，但由于設(shè)計(jì)的出發(fā)點(diǎn)不同，決定了其自身的局限性，即不能用于高速數(shù)字信號運(yùn)算，而這恰恰是DSP的優(yōu)勢所在[1]。在測試設(shè)備領(lǐng)域，難免要進(jìn)行大量數(shù)字信號的處理，因此在選擇主控制器時(shí)應(yīng)有選擇性的選用DSP而不是單片機(jī)或嵌入式處理器[2]。

在測控臺中扮演另一重要角色的當(dāng)數(shù)FPGA。FPGA（Field Programmable Gate Array）是現(xiàn)場可編程門陣列的簡稱，是可編程邏輯器件（PLD）問世以來的第四代產(chǎn)品。自八十年代中期誕生以來，由于其速度快、集成度高及用戶定義邏輯功能而備受廣大電子工程師的青睞。用戶可以利用分布在CLB周圍的可編程互連資源以串聯(lián)、并聯(lián)或混合方式把相應(yīng)的CLB連接起來，實(shí)現(xiàn)更復(fù)雜的邏輯功能。由于FPGA的現(xiàn)場可編程性及高密度性，所以電路設(shè)計(jì)的大部分工作都是在計(jì)算機(jī)上完成，使得產(chǎn)品的開發(fā)周期縮短，風(fēng)險(xiǎn)投資減小。而且FPGA的功能完全由用戶設(shè)計(jì)的配置程序所決定，在不改變其外部接口的情況下可以很方便地改變其電路的邏輯功能。

基于以上分析，并且考慮到測試設(shè)備的通用性及可擴(kuò)展性，選用DSP和FPGA組合設(shè)計(jì)出最小系統(tǒng)板（并預(yù)留I/O接口及功能接口用于系統(tǒng)擴(kuò)展），以此作為測試設(shè)備的控制器必將大大縮短測試設(shè)備的研制周期，所以該課題具有較高的應(yīng)用價(jià)值和實(shí)際意義。

2 國內(nèi)外在該方向的研究現(xiàn)狀及分析

2.1 DSP+FPGA系統(tǒng)特點(diǎn)綜述

隨著數(shù)字信號處理器(DSP)和現(xiàn)場可編程門列陣器件（FPGA）的發(fā)展，采用DSP+FPGA的硬件系統(tǒng)顯示出其優(yōu)越性，整愈來愈得到人們的重視。通用的DSP優(yōu)點(diǎn)是通過編程可以應(yīng)用到廣泛的產(chǎn)品中，并且主流的DSP產(chǎn)品已經(jīng)可以滿足許多要求。但是傳統(tǒng)的DSP采用馮—諾依曼（Von Neumann）結(jié)構(gòu)或某種類型擴(kuò)展。此結(jié)構(gòu)本質(zhì)上是串行的，因此遇到需處理的數(shù)據(jù)量大，但是對運(yùn)算結(jié)構(gòu)相對比較簡單的底層信號處理算法來說顯不出優(yōu)點(diǎn)，適合采用FPGA硬件實(shí)現(xiàn)[3,4]。這樣，采用DSP+FPGA的數(shù)字硬件系統(tǒng)就可以把二者優(yōu)點(diǎn)結(jié)合一起，兼顧速度和靈活性既滿足底層信號處理要求，又滿足高層信號處理要求。

DSP+FPGA系統(tǒng)最大優(yōu)點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適合于模塊化設(shè)計(jì)，從而能夠提高算法效率；同時(shí)其開發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展，適合實(shí)時(shí)信號處理。

2.2 國外在該領(lǐng)域的發(fā)展?fàn)顩r

簡略國外DSP+FPGA技術(shù)發(fā)展的現(xiàn)狀，國外的信息處理設(shè)備一直保持著快速的發(fā)展勢頭。歐美等科技大國保持著國際領(lǐng)先的地位，并且他們很多已經(jīng)發(fā)展到相當(dāng)大的規(guī)模，競爭也愈發(fā)激烈，我們從國際知名DSP技術(shù)公司的產(chǎn)品中就可以了解到當(dāng)今世界先進(jìn)的數(shù)字信號處理系統(tǒng)的情況[5]。

以Pentek公司一款處理板4293為例，使用8片TI公司300MHZ的TMS320C6203芯片，具有19200MIPS的處理能力，同時(shí)集成了8片32MB的SDRAM，數(shù)據(jù)吞吐600MB/S。該公司的另一款處理板4294集成了4片Motorola的MPC7410PowerPC處理器，工作頻率400/500MHZ，兩級緩存25K*64bit，最高具有16MB的SDRAM。

DSP+FPGA應(yīng)用產(chǎn)品獲得成功的一個(gè)標(biāo)志就是進(jìn)入商業(yè)化，在以往的20年中，這一進(jìn)程不斷的重復(fù)進(jìn)行，而且周期在不斷的縮短，在數(shù)字信息時(shí)代，更多的新技術(shù)和新產(chǎn)品需要快速的推上市場，因此，DSP+FPGA的產(chǎn)業(yè)化進(jìn)程還在加速進(jìn)行。

2.3 國內(nèi)在該領(lǐng)域的發(fā)展現(xiàn)狀

目前，國外眾多廠商涉足我國DSP+FPGA產(chǎn)品市場，我國的DSP+FPGA應(yīng)用已經(jīng)有了相當(dāng)?shù)幕A(chǔ)，從應(yīng)用范圍來說，該組合的市場前景很好。DSP+FPGA不僅僅成為手機(jī)、個(gè)人數(shù)字助理的快速增長產(chǎn)品中的關(guān)鍵元件，而且它正在向數(shù)碼相機(jī)等其他領(lǐng)域挺近。

硬件設(shè)計(jì)范文第2篇

1分檢總體設(shè)計(jì)與系統(tǒng)工作流程

所謂分檢就是要將對象物體依據(jù)一定的要求區(qū)分開，并分別檢出。因此，分檢的工作要有判斷與檢出兩個(gè)部分。判斷即目標(biāo)物體的識別，本文用機(jī)器視覺的手段來實(shí)現(xiàn)?；跈C(jī)器視覺的模切片分檢系統(tǒng)由的硬件平臺為了實(shí)現(xiàn)機(jī)器視覺，達(dá)到視覺檢測以及模切片分檢的目的，需要構(gòu)建計(jì)算機(jī)控制系統(tǒng)。整個(gè)系統(tǒng)需要完成這樣一些工作：圖像的采集（模擬眼睛的功能），圖像的解釋，圖像的理解和目標(biāo)的識別，結(jié)果的輸出與執(zhí)行?；竟ぷ髁鞒蹋簜魉湍繕?biāo)物體、目標(biāo)觸發(fā)傳感器檢測、觸發(fā)信號給定計(jì)算機(jī)、攝像機(jī)采集圖像、圖像分析處理、判斷結(jié)果交給PLC、執(zhí)行動作。根據(jù)工作流程，采用機(jī)器視覺進(jìn)行分檢工作時(shí)，需要有背景，往往在工業(yè)現(xiàn)場中，背景就是傳送帶。傳送帶傳送目標(biāo)時(shí)，采用光電傳感器進(jìn)行監(jiān)測，一旦目標(biāo)物體到達(dá)指定位置。傳感器將到位信號傳送給計(jì)算機(jī)，那么計(jì)算機(jī)就要驅(qū)動攝像機(jī)采集目標(biāo)圖像，然后計(jì)算機(jī)就要對圖像進(jìn)行處理分析，并得出結(jié)論，結(jié)論再交給執(zhí)行機(jī)構(gòu)進(jìn)行相應(yīng)的動作執(zhí)行。根據(jù)機(jī)器視覺的功能與特點(diǎn)，一般的機(jī)器視覺的硬件系統(tǒng)可以按照圖1所示，搭建起完整的從圖像的采集到圖像的分析和處理再到信息的傳遞與執(zhí)行的視覺處理系統(tǒng)。

2硬件的選用與設(shè)計(jì)

機(jī)器視覺技術(shù)是模擬人眼進(jìn)行測量和計(jì)算的，要保證整個(gè)系統(tǒng)具有良好的性能，必須確保系統(tǒng)有一雙好眼睛（獲得高質(zhì)量的圖像）。高質(zhì)量圖像是指能夠真實(shí)記錄目標(biāo)對象的顏色、紋理、結(jié)構(gòu)等狀態(tài)的圖像，它的好壞直接影響識別與檢測的結(jié)果。因此，獲取高質(zhì)量圖像是機(jī)器視覺系統(tǒng)進(jìn)行工作的第一步。影響圖像質(zhì)量的因素主要有三個(gè)方面，即相機(jī)、光源與目標(biāo)物體本身。

（1）采用的光源。光源在系統(tǒng)中的作用是為采集圖像提供穩(wěn)定的照明。光源協(xié)助視覺接受能感應(yīng)的圖像。光源主要有自然光源和特定光源。本文采用LED光源。

（2）系統(tǒng)采用的圖像采集裝置。攝像機(jī)是整個(gè)視覺系統(tǒng)的信息輸入設(shè)備，模擬了人眼睛的功能，主要的功能就是采集圖像并將圖像送到處理中心。一般攝像機(jī)分為數(shù)字?jǐn)z像機(jī)和模擬攝像機(jī)兩大類。模擬攝像頭采集的圖像信號是以模擬信號的方式輸出的，要將模擬信號，通過同軸電纜送入視頻采集卡或者圖像采集卡，通過圖像采集卡將視頻信號轉(zhuǎn)換成數(shù)字圖像，然后計(jì)算機(jī)才能進(jìn)行運(yùn)算。數(shù)字?jǐn)z像頭可以直接捕捉影像，然后通過串、并口或者USB接口傳到計(jì)算機(jī)里。本文采用了愛國者DLCW-L130萬高清晰彩色工業(yè)相機(jī)，這款工業(yè)相機(jī)是由華旗數(shù)碼技術(shù)實(shí)驗(yàn)室最新開發(fā)的，高速USB2.0接口和大面陣CMOS圖像傳感器組成的高分辨率彩色數(shù)字?jǐn)z像機(jī)。該產(chǎn)品全面兼容MICROSOFTWINDOWS所有應(yīng)用環(huán)境。該相機(jī)為即插即用型設(shè)備，用數(shù)據(jù)線將相機(jī)和計(jì)算機(jī)直接進(jìn)行連接。那么驅(qū)動程序會將圖像數(shù)據(jù)裝載在計(jì)算機(jī)內(nèi)存中，只要解讀內(nèi)存數(shù)據(jù)就可以得到圖像數(shù)據(jù)了。相機(jī)的驅(qū)動程序提供了非常豐富的函數(shù)供用戶調(diào)用。

（3）系統(tǒng)采用的圖像處理平臺。攝像機(jī)采集到的數(shù)據(jù)，需要傳給上位機(jī)進(jìn)行處理。上位機(jī)實(shí)時(shí)獲得檢測數(shù)據(jù)后，經(jīng)過各種的數(shù)據(jù)運(yùn)算得到運(yùn)算結(jié)果，然后上位機(jī)將處理的結(jié)果顯示出來，或者通過直接數(shù)字控制的方式進(jìn)行控制或者通過通信的方式通知下位機(jī)執(zhí)行相應(yīng)的動作。一般視覺系統(tǒng)的上位機(jī)系統(tǒng)可分為基于PC機(jī)系統(tǒng)和基于PLC系統(tǒng)。本文采用基于PC機(jī)的系統(tǒng)。攝像機(jī)傳送的為數(shù)字信號，通過USB接口將信號交給軟件系統(tǒng)進(jìn)行分析和處理，實(shí)驗(yàn)采用的是筆記本電腦，CPU為酷睿雙核，主頻為2.0Ghz，基本上能夠滿足需要。

（4）系統(tǒng)的執(zhí)行機(jī)構(gòu)。計(jì)算機(jī)對圖像數(shù)據(jù)進(jìn)行分析，得到相應(yīng)的結(jié)果，需要交給執(zhí)行裝置進(jìn)行執(zhí)行。一般執(zhí)行過程比較簡單的可以直接用開關(guān)量進(jìn)行控制，如電磁閥等等。如果處理的對象體積等參數(shù)較大或者處理流程較為復(fù)雜，那么上位機(jī)只要處理判斷流程，判斷結(jié)果可以交給下位機(jī)平臺進(jìn)行處理，下位機(jī)目前的主流為可編程控制器系統(tǒng)。本文主要采用的執(zhí)行機(jī)構(gòu)為自動生產(chǎn)流水線，其中包括了傳送帶、氣缸、電磁閥、可編程控制器、機(jī)械手、變頻器等。PLC收到執(zhí)行信號后，將控制傳送帶動作，并驅(qū)動氣閥執(zhí)行規(guī)定動作。下位機(jī)采用的是三菱FX1S-20MT。通過編程，下位機(jī)系統(tǒng)可以采集開關(guān)信號，并執(zhí)行開關(guān)動作。本文中上位機(jī)和下位機(jī)采用的通信方式為編程口通信，這種方式代價(jià)較小，也比較容易實(shí)現(xiàn)。

硬件設(shè)計(jì)范文第3篇

加密是對軟件進(jìn)行保護(hù)的一種有效手段。從加密技術(shù)的發(fā)展歷程及發(fā)展趨勢來看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產(chǎn)品是使用并口的軟件狗，它的缺點(diǎn)是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設(shè)計(jì)的基于PCI總線的加密卡具有以下幾個(gè)優(yōu)點(diǎn)：第一，PCI總線是當(dāng)今計(jì)算機(jī)使用的主流標(biāo)準(zhǔn)總線，具有豐富的硬件資源，因此不易受資源環(huán)境限制；第二，PCI設(shè)備配置空間采用自動配置方式，反跟蹤能力強(qiáng)；第三，在PCI擴(kuò)展卡上易于實(shí)現(xiàn)先進(jìn)的加密算法。

1 總體設(shè)計(jì)方案

基于PCI總線的加密卡插在計(jì)算機(jī)的PCI總線插槽上（5V 32Bit連接器），主處理器通過與加密卡通信，獲取密鑰及其它數(shù)據(jù)。加密卡的工作過程和工作原理是：系統(tǒng)動態(tài)分配給加密卡4字節(jié)I／O空間，被加密軟件通過驅(qū)動程序訪問該I／O空間；加密卡收到訪問命令后，通過PCI專用接口芯片，把PCI總線訪問時(shí)序轉(zhuǎn)化為本地總線訪問時(shí)序；本地總線信號經(jīng)過轉(zhuǎn)換處理后，與單片機(jī)相連，按約定的通信協(xié)議與單片機(jī)通信。上述過程實(shí)現(xiàn)了主處理器對加密卡的訪問操作。

圖1 硬件總體設(shè)計(jì)方案

    下面以主處理器對加密卡進(jìn)行寫操作為例，闡述具體的實(shí)現(xiàn)方法。加密卡采用PLX公司的PCI9052作為PCI總線周期與本地總線周期進(jìn)行轉(zhuǎn)換的接口芯片。PCI9052作為PCI總線從設(shè)備，又充當(dāng)了本地總線主設(shè)備，對其配置可通過EEPROM 93LC46B實(shí)現(xiàn)。主處理器對加密卡進(jìn)行寫操作，PCI9052把PCI總線時(shí)序轉(zhuǎn)化為8位本地?cái)?shù)據(jù)總線寫操作。這8位本地?cái)?shù)據(jù)總線通過Lattice公司的ispLSI2064與單片機(jī)AT89C51的P0口相連，2064完成PCI9052本地總線與AT89C51之間的數(shù)據(jù)傳輸、握手信號轉(zhuǎn)換控制等功能。2064對8位本地?cái)?shù)據(jù)總線寫操作進(jìn)行處理，產(chǎn)生中斷信號。該中斷信號與AT89C51的INT0＃相連，使AT89C51產(chǎn)生中斷。AT89C51產(chǎn)生中斷后，檢測與其P2口相連的本地讀寫信號WR＃、RD＃、LW／R＃。當(dāng)WR＃為低電平、LW／R＃為高電平時(shí)，AT89C51判斷目前的操作是否為寫操作。確認(rèn)是寫操作后，AT89C51把P0口上的8位數(shù)據(jù)取下來，然后用RDY51＃（經(jīng)2064轉(zhuǎn)換后）通知PCI9052的LRDYi＃，表明自己已經(jīng)把當(dāng)前的8位數(shù)據(jù)取走，可以繼續(xù)下面的工作。PCI9052收到LRDYi＃有效后，結(jié)束當(dāng)前的8位數(shù)據(jù)寫操作。PCI總線的一次32位數(shù)據(jù)寫操作，PCI9052本地總線需要四次8位數(shù)據(jù)寫操作，通過字節(jié)使能LBE1＃、LBE0＃區(qū)分當(dāng)前的8位數(shù)據(jù)是第幾個(gè)字節(jié)有效。

加密卡硬件總體設(shè)計(jì)方案如圖1所示。

2 硬件各組成部分說明

2．1 PCI9052部分

PCI9052是PCI總線專用接口芯片，采用CMOS工藝，160引腳PQFP封裝，符合PCI總線標(biāo)準(zhǔn)2．1版。其總線接口信號與PCI總線信號位置對應(yīng)，因此可直接相連，易于PCB實(shí)現(xiàn)。PCI9052的最大數(shù)據(jù)傳輸速率可達(dá)132MB／s；本地時(shí)鐘最高可至40MHz，且無需與PCI時(shí)鐘同步；可通過兩個(gè)本地中斷輸入或軟件設(shè)置產(chǎn)生PCI中斷。它支持三種本地總線工作模式，實(shí)際設(shè)計(jì)采用地址和數(shù)據(jù)線非復(fù)用、8位本地?cái)?shù)據(jù)總線、非ISA模式。

PCI9052內(nèi)部有一個(gè)64字節(jié)PCI配置空間，一個(gè)84字節(jié)本地配置寄存器組。對PCI9052的配置可由主機(jī)或符合3線協(xié)議的串行EEPROM完成（注：ISA模式必須由串行EEPROM完成配置）。實(shí)際設(shè)計(jì)采用Microchip公司的93LC46B存放配置信息。系統(tǒng)初始化時(shí)，自動將配置信息裝入PCI9052，約需780μs。如果EEPROM不存在或檢測到空設(shè)備，則PCI9052設(shè)置為默認(rèn)值。

在設(shè)計(jì)中，EEPROM用到的配置項(xiàng)目有：設(shè)備ID：9050；廠商ID：10B5；分類代碼：0780；子系統(tǒng)ID：9050；子系統(tǒng)廠商ID：10B5；支持INTA＃中斷，PCI 3C：0100；分配4字節(jié)本地I／O空間：（例LAS0RR）0FFFFFFD；其它本地地址空間未使用：00000000；4字節(jié)本地I／O空間基地址（模4對齊）：（LAS0BA）01200001（僅為示例）；4字節(jié)本地I／O空間描述符：（LAS0BRD）00000022（非猝發(fā)、LRDYi＃輸入使能、BTERM＃輸入不使能、不預(yù)取、各內(nèi)部等待狀態(tài)數(shù)均為0、8位本地?cái)?shù)據(jù)總線寬度、小Endian模式）；中斷控制／狀態(tài)，Local 4C：00000143（LINTi1使能、LINTi1邊沿觸發(fā)中斷選擇使能、LINTi2不使能、PCI中斷使能、非軟件中斷、ISA接口模式不使能）；User I／O、從設(shè)備應(yīng)答、串行EEPROM、初始化控制，Local 50：00024492。有兩點(diǎn)要注意：一是設(shè)計(jì)中采用PLX公司推薦使用的串行EEPROM 93LC46B按字（16 bit）為單位組織；二是EEPROM開發(fā)器編輯輸入與手工書寫的順序?qū)?yīng)關(guān)系，以廠商ID：10B5為例，在開發(fā)器編輯輸入的是b510，而不是10B5。

PCI9052本地信號的含義是：LAD[7．．0]：本地8位數(shù)據(jù)總線；WR＃：寫有效；RD＃：讀有效；LW／R＃：數(shù)據(jù)傳輸方向，高電平為寫操作，低電平為讀操作；LBE1＃和LBE0＃：字節(jié)使能，表明當(dāng)前LAD[7．．0]上的數(shù)據(jù)是第幾個(gè)字節(jié)（0到3）；BLAST＃：PCI9052寫數(shù)據(jù)準(zhǔn)備好或讀數(shù)據(jù)已取走；LRDYi＃：外部設(shè)備（此設(shè)計(jì)指單片機(jī)）已把PCI9052寫操作數(shù)據(jù)取走或讀操作數(shù)據(jù)準(zhǔn)備好；LINTi1：外部設(shè)備通過LINTi1向主機(jī)發(fā)送INTA＃中斷，當(dāng)單片機(jī)驗(yàn)證密鑰正確，向主處理器發(fā)送請求，表明可以開始從中讀取相關(guān)數(shù)據(jù)。

需注意的是，PCI9052在使用時(shí)，某些引腳要加阻值為1kΩ～10kΩ的下拉或上拉電阻。因此在實(shí)現(xiàn)時(shí)，給MODE、LHOLD、LINTi1引腳加下拉電阻，CHRDY、EEDO、LRDYi＃引腳加上拉電阻。

圖2 PCI9052本地寫時(shí)序

    以主處理器向單片機(jī)寫數(shù)據(jù)為例，圖2給出了PCI9052的本地寫時(shí)序。

2．2 ispLSI2064部分

為降低數(shù)據(jù)被解析的風(fēng)險(xiǎn)，應(yīng)盡量減少使用分離元件。因此在設(shè)計(jì)中選用了Lattice公司的CPLD ispLSI2064。該芯片采用EECMOS技術(shù)，100引腳TQFP封裝，擁有2000個(gè)PLD門，64個(gè)I／O引腳另加4個(gè)專用輸入，64個(gè)寄存器，3個(gè)全局時(shí)鐘，TTL兼容的輸入輸出信號。2064具有在系統(tǒng)可編程ISP（In－System Programmable）功能，可方便實(shí)現(xiàn)硬件重構(gòu)，易于升級，降低了設(shè)計(jì)風(fēng)險(xiǎn)，并且安全性能高。PCI9052與單片機(jī)之間的8位數(shù)據(jù)線進(jìn)行雙向數(shù)據(jù)傳輸，不能簡單地直接相連，需要進(jìn)行傳輸方向控制和數(shù)據(jù)隔離。故用2064作為PCI9052本地信號與單片機(jī)信號進(jìn)行信號傳遞的接口，圖3給出了8位數(shù)據(jù)信號雙向傳輸?shù)脑韴D。2064的開發(fā)軟件ispDesignExpert 8．2版支持VHDL、Verilog HDL、Abel等語言及原理圖輸入，且通過專用下載電纜可把最終生成的JEDEC文件寫入2064，實(shí)現(xiàn)編程。在設(shè)計(jì)時(shí)采用了原理圖輸入的方法。

原理圖中用到的BI18的功能描述為：當(dāng)OE＝1時(shí)，XB為輸出，A為輸入，即XB＝A；當(dāng)OE＝0時(shí)，XB為輸入，Z為輸出，即Z＝XB。FD28的功能描述為：8位D觸發(fā)器（帶異步清除）。結(jié)合PCI9052本地讀寫時(shí)序，可以分析得出，在進(jìn)行讀寫操作時(shí)，圖3實(shí)現(xiàn)了LAD[7．．0]與D[7．．0]之間正常的數(shù)據(jù)傳輸；在非讀寫時(shí)，雙方數(shù)據(jù)處于正常隔離狀態(tài)。

2．3 單片機(jī)AT89C51部分

單片機(jī)采用ATMEL公司的AT89C51。這是一個(gè)8位微處理器，采用CMOS工藝，40引腳DIP封裝。它含有4K字節(jié)Flash和128字節(jié)RAM，且自身具有加密保護(hù)功能。單片機(jī)不進(jìn)行外部存儲器和RAM的擴(kuò)展，程序存儲和運(yùn)行均在片內(nèi)完成，有效地保證了加密強(qiáng)度。

圖3 LAD[7..0]與D[7..0]之間的數(shù)據(jù)傳輸

硬件設(shè)計(jì)范文第4篇

關(guān)鍵詞：DSP；諧波檢測系統(tǒng)；硬件設(shè)計(jì)

中圖分類號：TP273.5 文獻(xiàn)標(biāo)識碼：A文章編號：1007-9599 (2011) 19-0000-01

Hardware Design Based on DSP Harmonic Detection System

Ran Xiaoxu

(School of Electrical Engineering,Northwest University for Nationalities,Lanzhou730030,China)

Abstract:Based on DSP microprocessor technology with powerful data processing and computing power,and power system requirements for harmonic detection system designed to improve the hardware to effectively suppress harmonics and improve power quality monitoring.

Keywords:DSP;Harmonic detection system;Hardware design

DSP（digital signal processor）是一種獨(dú)特的微處理器，是以數(shù)字信號來處理大量信息的器件。20世紀(jì)60年代以來，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。DSP微處理器技術(shù)的優(yōu)勢在于強(qiáng)大的數(shù)據(jù)處理和運(yùn)算能力。而在電力系統(tǒng)中，電網(wǎng)的一大公害就是諧波，且隨著科學(xué)的飛速發(fā)展，大量非線性負(fù)載涌現(xiàn)到電網(wǎng)中，像電力電子調(diào)頻、可控硅整流裝置等設(shè)備，電能質(zhì)量每況愈下，這方面的問題越來越突出，并當(dāng)諧波超出一定程度就會產(chǎn)生諸多危害，比如：電機(jī)產(chǎn)生噪音和不健康機(jī)械振動，電力系統(tǒng)保護(hù)裝置產(chǎn)生誤動等等。對解決諧波問題具有指導(dǎo)作用的就是加強(qiáng)對電力系統(tǒng)中的諧波檢測來抑制諧波。因此，將DSP上述強(qiáng)大的優(yōu)勢引入諧波檢測系統(tǒng)硬件和軟件的設(shè)計(jì)中意義重大：基于DSP的諧波檢測系統(tǒng)將會提高測量精度，增強(qiáng)控制的準(zhǔn)確定等。本文就減輕諧波危害，運(yùn)用DSP技術(shù)進(jìn)行諧波檢測系統(tǒng)的硬件設(shè)計(jì)進(jìn)行了說明。

一、電力系統(tǒng)中的諧波危害

而在電力系統(tǒng)中，隨著科學(xué)的飛速發(fā)展，大量非線性負(fù)載涌現(xiàn)到電網(wǎng)中，像電力電子調(diào)頻、可控硅整流裝置等設(shè)備，它們的沖擊及不平衡性造成電網(wǎng)無功損耗被動增加，波形畸變，以致于電能質(zhì)量逐漸惡化，影響電網(wǎng)安全、有效運(yùn)行。毫無疑問，要提高供電質(zhì)量，保證電力系統(tǒng)安全有效地運(yùn)行，首先需要解決的就是諧波檢測問題。目前趨于成熟的諧波測量方法還是常用的基于FFT理論法――即采用快速傅里葉變換分析非正弦連續(xù)周期函數(shù)。此法優(yōu)點(diǎn)在于計(jì)算方便，精度高；缺點(diǎn)就是采樣需要一定的時(shí)間而使實(shí)時(shí)性較差，且要進(jìn)行兩次變換而使計(jì)算量較大。隨著FFT的廣泛使用，在人們對其性能進(jìn)行改善的過程中，超大規(guī)模的集成電路系統(tǒng)的性能也在不斷被改善，給前者的應(yīng)用提供了方便，尤其DSP微處理器。DSP強(qiáng)大的數(shù)據(jù)處理和運(yùn)算能力給諧波檢測應(yīng)用系統(tǒng)的改善灌注了新生的力量。

二、基于DSP諧波檢測系統(tǒng)的硬件設(shè)計(jì)

DSP也就是微處理器技術(shù)，基于DSP的應(yīng)用系統(tǒng)的設(shè)計(jì)過程是一個(gè)對系統(tǒng)不斷完善的過程，這就包括硬件和軟件的修改及完善。在此，我們僅探討基于DSP諧波檢測系統(tǒng)的硬件設(shè)計(jì)方面的內(nèi)容。硬件是應(yīng)用系統(tǒng)所有實(shí)體部件和設(shè)備的統(tǒng)稱，在軟件的配合下，共同完成系統(tǒng)輸入、處理、存儲和輸出等4個(gè)操作步驟。根據(jù)各部件不同功能還可進(jìn)行分類。我們的DSP硬件電路應(yīng)由微控制器、采樣電路（電流電壓互感器）、復(fù)位電路、鍵盤、液晶顯示器、執(zhí)行機(jī)構(gòu)等幾部分組成，通過電流信號采樣，把采集到的數(shù)據(jù)傳至DSP分析數(shù)據(jù)，獲得當(dāng)時(shí)諧波情況，再由波控制器判斷是否使用濾波器。

硬件設(shè)計(jì)過程包括：首先，需要根據(jù)應(yīng)用系統(tǒng)的模型確定設(shè)計(jì)硬件的功能，對DSP諧波檢測系統(tǒng)的硬件而言就是要檢測電力系統(tǒng)的諧波干擾；其次，對硬件進(jìn)行邏輯設(shè)計(jì)；最后，就是物理實(shí)現(xiàn)過程。具體設(shè)計(jì)過程需要注意如下細(xì)節(jié)：

（一）微控制器

采用最佳的應(yīng)用于測控系統(tǒng)的DSP芯片，片內(nèi)應(yīng)集中鎖相環(huán)電路，將頻率較低的外部時(shí)鐘整合為內(nèi)部頻率較高的工作時(shí)鐘；此外他要還含有許多片內(nèi)存儲器及編程用的I/O引腳及A/D轉(zhuǎn)換器，而無需附加外部A/D芯片。

（二）采樣電路

因?yàn)镈SP芯片AD采樣有最大電壓信號輸送限制，所以，要配備電流、電壓互感器，將電流和電壓信號在送至AD口之前進(jìn)行調(diào)理，并且為防止AD口被燒壞，必要時(shí)加設(shè)一個(gè)限幅電路。

（三）過零檢測電路

過零檢測電路也叫方波發(fā)生電路，在諧波分析同步采樣過程中發(fā)揮著重要的作用。具體過程是過零檢測電路把電壓信號轉(zhuǎn)變成相同頻率的方波信號，然后DSP捕獲方波上沿，跟蹤電網(wǎng)頻率，實(shí)現(xiàn)同步采樣。

（四）鍵盤和顯示器

鍵盤和顯示器硬件設(shè)備對人機(jī)對話必不可少。對鍵盤可采用小鍵盤，以及對鍵盤實(shí)行中斷掃描模式――當(dāng)有按鍵閉合時(shí)會向DSP發(fā)送中斷請求，然后DSP在中斷服務(wù)程序中處理。顯示器則可采用簡單的液晶顯示器，降低硬件設(shè)計(jì)成本以及調(diào)試難度。

（五）執(zhí)行單元

執(zhí)行單元繼電器的供電電壓要遠(yuǎn)高于DSP供電電源和IO輸出口的電壓，為了防止高電壓進(jìn)入DSP，造成DSP的損壞，需要對繼電器輸出的控制信號進(jìn)行隔離，并在繼電器的開關(guān)側(cè)安裝阻容，減小開關(guān)開啟和閉合時(shí)的沖擊。

對電力系統(tǒng)中的諧波進(jìn)行精確、快速的測定可有效確保諧波處于良好的控制管理下，保證電網(wǎng)正常運(yùn)行。文章通過分析諧波的來源及危害，說明了監(jiān)測電力系統(tǒng)諧波意義重大。通過改進(jìn)硬件同步采樣線路，實(shí)現(xiàn)對電信號實(shí)時(shí)采樣，減輕FFT運(yùn)算本身頻譜泄漏給結(jié)果帶來的負(fù)面影響，實(shí)時(shí)監(jiān)控諧波，大大減少了電力系統(tǒng)中的諧波危害。

參考文獻(xiàn)：

[1]李新雨.基于DSP的電網(wǎng)諧波檢測系統(tǒng)研究[J].電子技術(shù)Electronic Technology,電子測量技術(shù)Electronic Measurement,2010

[2]陳小勇,馬鉞,黃玲.基于DSP的電力系統(tǒng)諧波檢測[C].微計(jì)算機(jī)信息DSP開發(fā)與應(yīng)用,2010,26

[3]劉金波,崔正啟.基于DSP技術(shù)的電力系統(tǒng)諧波檢測[C].技術(shù)研發(fā)Silicon Valley,2010

硬件設(shè)計(jì)范文第5篇

1實(shí)踐教學(xué)改革的必要性

通信原理及電路實(shí)驗(yàn)為通信專業(yè)實(shí)踐教學(xué)的核心課程，是培養(yǎng)通信工程專業(yè)學(xué)生的工程能力的重要環(huán)節(jié)，也是加深學(xué)生對通信原理與通信電路理論知識理解的一個(gè)有效輔助手段。過去我校通信原理及電路實(shí)驗(yàn)教學(xué)采用傳統(tǒng)的驗(yàn)證型實(shí)驗(yàn)內(nèi)容，利用實(shí)驗(yàn)箱等硬件設(shè)備，按照實(shí)驗(yàn)講義指導(dǎo)要求進(jìn)行操作，觀測記錄實(shí)驗(yàn)現(xiàn)象，即教師一般只要求學(xué)生根據(jù)現(xiàn)象總結(jié)一種已然的結(jié)果。在這種實(shí)踐教學(xué)模式下，重知識的繼承與吸收，輕知識的突破與創(chuàng)新;重學(xué)習(xí)的結(jié)果，輕學(xué)習(xí)的過程;重教師的指揮，輕學(xué)生的參與。教師是一切實(shí)踐教學(xué)活動的主導(dǎo)和中心，缺乏情境教學(xué)，學(xué)風(fēng)沉悶，難以激發(fā)學(xué)生的學(xué)習(xí)動機(jī)和興趣，學(xué)習(xí)活動缺乏自主性的動力機(jī)制，教師自身的積極性也難以調(diào)動［2］。該方法雖然可使學(xué)生在實(shí)驗(yàn)過程中獲得一些感性認(rèn)識或體驗(yàn)，但是對學(xué)生整體分析能力、綜合設(shè)計(jì)能力、積極創(chuàng)新能力的培養(yǎng)顯然不夠。

除此之外，通信原理及電路的實(shí)驗(yàn)教學(xué)還由于受實(shí)驗(yàn)時(shí)間、環(huán)境、測量儀器、電路元件、實(shí)驗(yàn)平臺等條件的限制，基本以基礎(chǔ)式模塊化的實(shí)驗(yàn)內(nèi)容為主，學(xué)生按照實(shí)驗(yàn)講義在實(shí)驗(yàn)箱上進(jìn)行操作，用示波器等設(shè)備進(jìn)行數(shù)據(jù)波形的測量并記錄結(jié)果，不僅實(shí)驗(yàn)手段單一，而且勢必會造成學(xué)生對實(shí)驗(yàn)系統(tǒng)的整體概念，具體電路的設(shè)計(jì)思想、元件參數(shù)的選擇、實(shí)驗(yàn)結(jié)果的分析等方面不求甚解。而對學(xué)生實(shí)驗(yàn)成績的評定也只限于學(xué)生對實(shí)驗(yàn)箱及測試儀器的操作技能層次上，無法對學(xué)生的綜合實(shí)驗(yàn)水平進(jìn)行一個(gè)全面系統(tǒng)的考核。實(shí)驗(yàn)并不能改善大部分學(xué)生對于通信原理及電路等課程的認(rèn)知僅僅停留在對公式、定理和框圖的死記硬背的現(xiàn)象，理論與實(shí)踐相結(jié)合的思想依然未能得到應(yīng)有的體現(xiàn)。因此，為響應(yīng)教育部及學(xué)校的“教學(xué)質(zhì)量工程”的指導(dǎo)思想，并努力滿足新世紀(jì)對人才的更高要求，通信原理及電路類實(shí)驗(yàn)的內(nèi)容上和模式上的改革成為必然。

2實(shí)踐教學(xué)改革原則

為了達(dá)到減少驗(yàn)證型、演示型實(shí)驗(yàn)，增加設(shè)計(jì)型、綜合型、研究型實(shí)驗(yàn)，豐富實(shí)驗(yàn)手段的教學(xué)目的，并結(jié)合我校實(shí)驗(yàn)室建設(shè)實(shí)際情況，在設(shè)計(jì)實(shí)驗(yàn)的選題、設(shè)計(jì)和指導(dǎo)、評估時(shí)，須遵循如下幾個(gè)原則:

2．1開拓性原則

將所學(xué)知識與生產(chǎn)實(shí)際相結(jié)合，注意適時(shí)采用新器件、新技術(shù)。將諸如系統(tǒng)仿真軟件、電路設(shè)計(jì)軟件、系統(tǒng)級的實(shí)驗(yàn)電路等元素引入學(xué)生實(shí)驗(yàn)之中、使學(xué)生能及時(shí)將所學(xué)的理論知識與現(xiàn)代科學(xué)技術(shù)相結(jié)合。

2．2軟硬件協(xié)同設(shè)計(jì)及驗(yàn)證原則

隨著現(xiàn)代電子技術(shù)的高速發(fā)展，設(shè)計(jì)的電路越來越復(fù)雜，系統(tǒng)規(guī)模越來越大，通信系統(tǒng)及電路的設(shè)計(jì)與實(shí)現(xiàn)已經(jīng)與功能日益強(qiáng)大的EDA及系統(tǒng)仿真工具不可分割［3］。借助于EDA及系統(tǒng)仿真工具進(jìn)行通信系統(tǒng)及電路的設(shè)計(jì)和仿真實(shí)驗(yàn)，一方面具有高效率、高精度、無損耗、靈活性、實(shí)驗(yàn)條件限制小等優(yōu)點(diǎn)，可以改善目前我校實(shí)驗(yàn)條件及資源相對有限，實(shí)驗(yàn)硬件資源的采購、維護(hù)成本及損耗相對過高的現(xiàn)狀;更重要的是實(shí)踐中采用了軟件仿真和硬件調(diào)試驗(yàn)證兩個(gè)環(huán)節(jié)，能夠使得學(xué)生充分參與到實(shí)際通信系統(tǒng)及電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，全方位學(xué)習(xí)和掌握通信原理及具體功能電路設(shè)計(jì)知識和手段。通過使用EDA軟件和系統(tǒng)仿真語言，學(xué)生具備了軟硬件協(xié)同設(shè)計(jì)、調(diào)試、驗(yàn)證通信系統(tǒng)的能力，初步具備根據(jù)通信原理及電路的理論知識獨(dú)立完成通信系統(tǒng)的設(shè)計(jì)與仿真的能力，在工具學(xué)習(xí)掌握方面同樣做到與時(shí)俱進(jìn)，提高學(xué)習(xí)興趣的同時(shí)更為今后從事現(xiàn)代化通信領(lǐng)域的工作打下堅(jiān)實(shí)的基礎(chǔ)。

2．3循序漸進(jìn)、難度適中原則

設(shè)計(jì)實(shí)驗(yàn)對初次接觸的學(xué)生來說是比較陌生的，在實(shí)驗(yàn)教學(xué)中，必須堅(jiān)持循序漸進(jìn)的原則。注意培養(yǎng)學(xué)生分析問題和解決問題的能力，進(jìn)一步調(diào)動學(xué)生的積極性和自覺性。要盡量選擇與理論知識聯(lián)系密切、涉及多項(xiàng)基本實(shí)驗(yàn)技術(shù)、實(shí)驗(yàn)方案與操作步驟相對明確簡單、實(shí)驗(yàn)現(xiàn)象典型的實(shí)驗(yàn)。這樣實(shí)驗(yàn)的方案設(shè)計(jì)相對容易，方法步驟不很繁瑣且大多數(shù)所用到的技術(shù)方法學(xué)生在此之前已學(xué)習(xí)并基本掌握，可使學(xué)生在短時(shí)間內(nèi)較好地完成實(shí)驗(yàn)，產(chǎn)生探索未知并獲得成就感和喜悅感。

3實(shí)踐教學(xué)改革內(nèi)容

3．1實(shí)踐教學(xué)內(nèi)容的改革

將驗(yàn)證性實(shí)驗(yàn)和綜合設(shè)計(jì)性實(shí)驗(yàn)相結(jié)合，將軟件設(shè)計(jì)仿真與硬件實(shí)現(xiàn)驗(yàn)證相結(jié)合。調(diào)整改革驗(yàn)證性實(shí)驗(yàn)內(nèi)容，目的為加強(qiáng)學(xué)生對通信電路基本理論的理解和掌握，并培養(yǎng)學(xué)習(xí)興趣。教師首先需要對實(shí)驗(yàn)內(nèi)容進(jìn)行調(diào)研，在系統(tǒng)的了解相應(yīng)的理論課程之后，所制定的實(shí)驗(yàn)項(xiàng)目應(yīng)能與工程實(shí)踐緊密結(jié)合，同時(shí)具備理論基礎(chǔ)和操作條件，使學(xué)生具備設(shè)計(jì)和實(shí)現(xiàn)的可能。在此基礎(chǔ)上，撰寫實(shí)踐環(huán)節(jié)實(shí)驗(yàn)指導(dǎo)教材，力求內(nèi)容上能覆蓋全《通信原理》及《通信電路》教學(xué)大綱的知識點(diǎn)，并盡量避免重復(fù)的實(shí)驗(yàn)內(nèi)容。側(cè)重激發(fā)學(xué)生自學(xué)熱情，難度適中，內(nèi)容只應(yīng)包含實(shí)驗(yàn)任務(wù)或?qū)嶒?yàn)?zāi)康募案乓灾笇?dǎo)，形式上采用給出系統(tǒng)功能、性能要求及參數(shù)，基本原理框圖，引導(dǎo)學(xué)生自行設(shè)計(jì)和仿真驗(yàn)證的方式，并提出思考問題，進(jìn)一步促使學(xué)生深入理解思考實(shí)驗(yàn)現(xiàn)象背后的原理。其中，《通信電路實(shí)驗(yàn)》首次與Orcad/PSpice軟件相結(jié)合，新開發(fā)了5個(gè)設(shè)計(jì)仿真類實(shí)驗(yàn)，內(nèi)容涵蓋了阻抗匹配、功率放大、振蕩電路、信號調(diào)制解調(diào)、最小通信系統(tǒng)設(shè)計(jì)等知識點(diǎn)，與理論教材有關(guān)章節(jié)實(shí)現(xiàn)了一一對應(yīng)。其中部分實(shí)驗(yàn)設(shè)計(jì)方案最終可通過硬件得以實(shí)現(xiàn)。而《通信原理實(shí)驗(yàn)》則引入了MATLAB系統(tǒng)仿真實(shí)驗(yàn)，新增了功率譜分析、眼圖仿真觀測、數(shù)字多進(jìn)制調(diào)制解調(diào)仿真、信道建模仿真、OFDM通信系統(tǒng)仿真等8個(gè)實(shí)驗(yàn)。從上述實(shí)驗(yàn)內(nèi)容，可以看到傳統(tǒng)的驗(yàn)證型實(shí)驗(yàn)逐步被設(shè)計(jì)型實(shí)驗(yàn)所取代;以往以單一功能模塊實(shí)驗(yàn)為主逐步轉(zhuǎn)變?yōu)槟K與系統(tǒng)級實(shí)驗(yàn)并存。同時(shí)，軟硬件協(xié)同設(shè)計(jì)的理念也得到了充分體現(xiàn)。

3．2實(shí)踐教學(xué)方法和教學(xué)模式的改革

設(shè)計(jì)實(shí)驗(yàn)必須是學(xué)生自己設(shè)計(jì)方案，制定實(shí)驗(yàn)步驟。學(xué)生根據(jù)實(shí)驗(yàn)內(nèi)容和要求，自行完成資料的查閱、方案的設(shè)計(jì)、操作步驟的擬定、軟件仿真等。在設(shè)計(jì)實(shí)驗(yàn)的探索中，學(xué)生不僅需要獨(dú)立地思考和大膽地創(chuàng)新，還需要相互的討論和協(xié)作的精神。學(xué)生必須在完成設(shè)計(jì)實(shí)驗(yàn)的前期準(zhǔn)備并由指導(dǎo)教師檢查通過后才能進(jìn)入實(shí)驗(yàn)室進(jìn)行實(shí)際操作。傳統(tǒng)實(shí)驗(yàn)教學(xué)中教師往往處于灌輸?shù)臓顟B(tài)。實(shí)驗(yàn)中出現(xiàn)的問題相對固定，教師的指導(dǎo)內(nèi)容有限，在一定程度上使教師的教學(xué)思路單一，知識更新緩慢。設(shè)計(jì)型實(shí)驗(yàn)教學(xué)是一種師生之間、學(xué)生之間以及學(xué)生自身的一種多向反饋結(jié)構(gòu)。教師面對學(xué)生不同的設(shè)計(jì)理念、各異的實(shí)現(xiàn)方法、紛繁的問題呈現(xiàn)，必須知識廣博、思路開闊、擅長分析、操作熟練。實(shí)際上引導(dǎo)學(xué)生解決問題的過程就是教師再學(xué)習(xí)的過程。因此，要求指導(dǎo)教師認(rèn)真準(zhǔn)備，講課以實(shí)驗(yàn)原理為主，減少或不講實(shí)驗(yàn)具體步驟，教師指導(dǎo)主要提供實(shí)驗(yàn)思路，讓學(xué)生設(shè)計(jì)實(shí)驗(yàn)步驟和方法，提高學(xué)生在實(shí)驗(yàn)過程中的自主性。對于學(xué)生自主設(shè)計(jì)的各類電路及編寫的程序應(yīng)能給出指導(dǎo)意見，并能結(jié)合具體仿真現(xiàn)象，引導(dǎo)學(xué)生發(fā)現(xiàn)設(shè)計(jì)問題，從而將理論與實(shí)踐融會貫通。實(shí)驗(yàn)報(bào)告要求包含設(shè)計(jì)思想、設(shè)計(jì)方案、原理、儀器、步驟、數(shù)據(jù)處理、誤差計(jì)算、思考題解答以及實(shí)驗(yàn)中的體會和收獲等。實(shí)驗(yàn)考核應(yīng)更加注重學(xué)生的實(shí)驗(yàn)綜合能力，包括系統(tǒng)方案設(shè)計(jì)能力、軟件編程能力、電路設(shè)計(jì)能力、軟硬件工具使用操作能力、問題分析與解決能力、實(shí)驗(yàn)現(xiàn)象記錄歸納總結(jié)能力、數(shù)據(jù)分析能力及實(shí)驗(yàn)報(bào)告撰寫能力等，綜合評判，客觀公正公平的反映學(xué)生的實(shí)際水平。